Kapitel 6: Der Prozessor
1. Grundlagen & Taktung (Clocking)
Zustandselemente (State Elements):
Speicherelemente wie Register oder Speicher.
Kombinatorische Logik: Elemente, die Daten
verarbeiten
o AND-Gatter: verknüpft zwei Boolesche Eingänge
o Multiplexer: wählt abhängig von einem Steuersignal einen Eingang aus
o Addierer: berechnet eine Summe
o ALU: führt abhängig vom ALU-Steuersignal arithmetische oder logische Operationen aus
Taktungsmethodik: Definiert, wann Daten gültig sind.
o Flankengesteuert (Edge-triggered): Zustandsänderungen erfolgen nur bei einer Taktflanke.
o Typischer Zyklus: Lesen aus Zustandselementen → Verarbeitung durch kombinatorische Logik →
Schreiben des Ergebnisses in Zustandselemente.
2. MIPS-Datenpfad & Befehlsausführung
Die Implementierung umfasst Speicherreferenz- (lw, sw), arithmetisch-logische (add,
sub, and, or, slt) und Kontrollflussbefehle (beq, j).
Befehlsholen (Instruction Fetch): Lesen aus Dekodieren (Decode): Opcode an die
dem Befehlsspeicher und Aktualisieren des Steuereinheit senden und Register aus der
Program Counters (PC = PC + 4). Registerdatei lesen.
Ausführungstypen:
o R-Format: ALU verarbeitet o Load/Store (lw/sw): Berechnen der
Registerwerte (rs, rt) und schreibt Speicheradresse (Basisregister +
Ergebnis in Zielregister (rd). vorzeichenerweiterter Offset).
o B
r
o
o
Kapitel 6 - Der Prozessor
1. Grundlagen & Taktung (Clocking)
Zustandselemente (State Elements):
Speicherelemente wie Register oder Speicher.
Kombinatorische Logik: Elemente, die Daten
verarbeiten
o AND-Gatter: verknüpft zwei Boolesche Eingänge
o Multiplexer: wählt abhängig von einem Steuersignal einen Eingang aus
o Addierer: berechnet eine Summe
o ALU: führt abhängig vom ALU-Steuersignal arithmetische oder logische Operationen aus
Taktungsmethodik: Definiert, wann Daten gültig sind.
o Flankengesteuert (Edge-triggered): Zustandsänderungen erfolgen nur bei einer Taktflanke.
o Typischer Zyklus: Lesen aus Zustandselementen → Verarbeitung durch kombinatorische Logik →
Schreiben des Ergebnisses in Zustandselemente.
2. MIPS-Datenpfad & Befehlsausführung
Die Implementierung umfasst Speicherreferenz- (lw, sw), arithmetisch-logische (add,
sub, and, or, slt) und Kontrollflussbefehle (beq, j).
Befehlsholen (Instruction Fetch): Lesen aus Dekodieren (Decode): Opcode an die
dem Befehlsspeicher und Aktualisieren des Steuereinheit senden und Register aus der
Program Counters (PC = PC + 4). Registerdatei lesen.
Ausführungstypen:
o R-Format: ALU verarbeitet o Load/Store (lw/sw): Berechnen der
Registerwerte (rs, rt) und schreibt Speicheradresse (Basisregister +
Ergebnis in Zielregister (rd). vorzeichenerweiterter Offset).
o B
r
o
o
Kapitel 6 - Der Prozessor
